YouDDR
高速接口解決方案
具有專利的YouPHY-DDR先進(jìn)技術(shù)
燦芯半導(dǎo)體提供的YouPHY-DDR技術(shù)是一個完整的子系統(tǒng)，它不僅包括DDR控制器（controller），物理層（PHY）和接口單元（I/O），而且包括特別開發(fā)的調(diào)試和測試軟件。該方案可支持LPDDR2、 DDR3、LPDDR3、DDR4、LPDDR4和DDR5等應(yīng)用，支持從667Mbps 到4800Mbps的數(shù)據(jù)傳輸速率。YouPHY-DDR是基于中芯國際從130納米到14納米的各種先進(jìn)工藝而開發(fā)，創(chuàng)造了一個無法超越的集高速率與低功耗性能于一體的DDR。其特有的動態(tài)自校準(zhǔn)邏輯（DSCL）和動態(tài)自適應(yīng)位校準(zhǔn)技術(shù)(DABC)，可自動補(bǔ)償芯片級、封裝級、板級和存儲器級別的工藝/電壓/溫度（PVT）波動而產(chǎn)生的器件性能差異，以及實現(xiàn)傳輸字節(jié)間的斜交自動補(bǔ)償。YouPHY-DDR可以為客戶提供最高性能、最低功耗、最小面積和最快上市時間的DDR接口IP方案。
DDR子系統(tǒng)核心特征：
DDR控制器
符合DFI 4.0的 DDR控制器架構(gòu)，具有高度靈活性且可定制
支持包含AXI, AHB 和FIFO-based等接口在內(nèi)的可高達(dá)32種目標(biāo)接口
用戶可定制的仲裁控制器(scheduler)
DDR PHY
完整的DDR協(xié)議training
? CA training
? DQ read training
? DQ write training
? Write leveling
? Vref training
PHY與DFI 4.0 兼容，并可向下兼容DFI標(biāo)準(zhǔn)，以方便客戶與原有的早期DFI版本兼容集成
PHY包含動態(tài)自校準(zhǔn)邏輯（DSCL）技術(shù)
? 可以根據(jù)由制造工藝引起的靜態(tài)變量和使用溫度、電壓和數(shù)據(jù)模式引起的動態(tài)變量，自動補(bǔ)償DDR接口時序
PHY包含動態(tài)自適應(yīng)位校準(zhǔn)（DABC）技術(shù)
? 自動補(bǔ)償每條lane中的各個位（bit）的差異
動態(tài)自校準(zhǔn)邏輯可以提供最低可達(dá)0.5 – 1時鐘周期的PHY延時
動態(tài)自校準(zhǔn)邏輯可通過硬件流程快速完成系統(tǒng)配置
更高的長期系統(tǒng)穩(wěn)定性
提供靈活的PHY布圖，以達(dá)到業(yè)界最小的PHY面積
PHY和可配置的IO可以harden到一起便于應(yīng)用
Combo PHY可選項包括:
? DDR2/DDR3 PHY Combo
? LPDDR2/DDR3 PHY Combo
? LPDDR2/LPDDR3/DDR3 PHY Combo
? DDR3/DDR4 PHY Combo
? LPDDR3/4 + DDR3 PHY Combo
DDR I/O
高性能，低抖動DDR IO
低功耗/面積小
通過硅驗證
IP交付和設(shè)計支持
DDR控制器作為RTL交付，而PHY和IO作為加固宏指令交付，以適應(yīng)目標(biāo)芯片平面和面板。如有需求，燦芯半導(dǎo)體可以交付完全加固的DDR子系統(tǒng)（控制器，PHY以及IO）
PHY交付物
網(wǎng)表, SDF, LEF, LIB, Verilog，定時報告及技術(shù)文檔。
IO交付物
所有PHY交付物的框架指導(dǎo)和評估
技術(shù)指導(dǎo)
燦芯為DDR IP提供完整的版圖和集成指南，并在流片前對DDR子系統(tǒng)實現(xiàn)進(jìn)行了技術(shù)評估。技術(shù)支持在硅驗證后也會繼續(xù)提供。
LPDDR4-4266 眼圖
